PCB インピーダンスマッチングの一般的な方法

重要なのは周波数ではなく、信号のエッジの急峻さ、つまり信号の立ち上がり/下降時間です。シグナルの上昇/下降時間(10%~90%)の場合は一般に考えられるは、ワイヤ遅延の6倍未満であり、高速信号であり、インピーダンスマッチングに注意を払う必要があります。ワイヤ遅延は通常 150ps/インチです。

特徴的なインピーダンス

信号が伝送線路に沿って移動する場合、信号がライン全体で同じ速度で移動し、ユニット長あたりの容量が同じ場合、信号は常に移動するのとまったく同じ瞬間的なインピーダンスを見ます。伝送線路全体でインピーダンスは一定のままなので、伝送線路の特性インピーダンスと呼ばれる特定の伝送線路の特性や特性に特定の名称を付けます。特性インピーダンスとは、信号が伝送線路に沿って移動する瞬間的インピーダンスの値を指します。特性インピーダンスはPCB導体層、PCB材料(誘電率)、配線幅、配線と平面と他の要因との距離に関連しており、配線長とは関係ありません。特性インピーダンスは、ソフトウェアを使用して計算することができます。高速PCB配線では、デジタル信号のルーティングインピーダンスは、一般的に50オーム、おおよその数として設計されています。同軸ケーブルは、一般に50オームのベースバンド、75オーム周波数帯域、および100オームが立ち往生(差動)と定義される。

インピーダンスマッチングの一般的な方法

1. シリアル端子マッチング

信号源端のインピーダンスが伝送線の特性インピーダンスよりも低いという条件の下で、信号源端と伝送線路の間に抵抗Rが接続され、発信側の出力インピーダンスが伝送線路の特性インピーダンスと一致し、負荷端からの反射信号が再び反射するのを防ぎます。

マッチング抵抗選択原理:ドライバのマッチング抵抗と出力インピーダンスの和は、伝送線路の特性インピーダンスと等しくなります。一般的な CMOS ドライバおよび TTL ドライバの場合、出力インピーダンスは信号のレベルによって異なります。したがって、TTLまたはCMOS回路では、非常に正しいマッチング抵抗を持つことはできないため、妥協する必要があります。チェーントポロジー信号ネットワークは、シリアル端末マッチングには適していません。すべての負荷は、伝送ラインの終わりに接続する必要があります。

シリアルマッチングは、最も一般的な端末マッチング方式です。低消費電力の利点、ドライバに追加のDC負荷、信号と接地間の追加インピーダンスがなく、抵抗要素が1つだけ必要です。一般的なアプリケーション: 一般的な CMOS、TTL 回線インピーダンス マッチング。USB信号もインピーダンスマッチングのためにこの方法でサンプリングされます。

2. パラレル端子マッチング

信号源のインピーダンスが非常に小さい場合、負荷端部の入力インピーダンスは、並列抵抗を加えて伝送線の特性インピーダンスと一致し、負荷端部の反射を排除する。実現形態は単一抵抗および二重抵抗に分けることができる。

一致抵抗選択原理:チップの入力インピーダンスが非常に高い場合、単一の抵抗形態では、負荷のジョイント抵抗値は伝送線路の特性インピーダンスに近いか等しくなければなりません。二重抵抗形態の場合、各シャント抵抗は伝送線路の特性インピーダンスの2倍である。

並列端末マッチングの利点は簡単で簡単ですが、明らかな欠点はDCの消費電力をもたらすということです:単一抵抗モードのDC電力消費量は、信号のデューティ比に密接に関連しています。デュアル抵抗モードは、信号がハイレベルまたは低レベルに関係なくDC電力消費を有するが、電流は単一抵抗モードより半分少ない。

一般的なアプリケーション:高速信号が広く使用されています。

(1) DDR、DDR2、およびその他の SSTL ドライブ。VTTと並行して単一の抵抗(一般的にIOVDDの半分)。DDR2データ信号の並列マッチング抵抗はチップに埋め込まれています。

(2) TMDSなどの高速シリアルデータインタフェース単一抵抗の形で、受信機は50オーム(差動対の間の100オーム)の単一端インピーダンスでIOVDDに平行に接続される。